

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-131748

(43)Date of publication of application : 19.05.1995

(51)Int.Cl.

H04N 5/765

H04N 5/781

G06T 1/60

H04N 5/225

(21)Application number : 05-278520

(71)Applicant : KONICA CORP

(22)Date of filing : 08.11.1993


(72)Inventor : YONEDA TADAAKI  
NAGAISHI KATSUYA  
KIMIZUKA CHIKADA  
KAWAZU KEIICHI

## (54) ELECTRONIC STILL VIDEO CAMERA

### (57)Abstract:

**PURPOSE:** To reduce the capacity of a built-in memory by using a memory section comprising identical memories whose memory capacity is one picture or over of a picked-up picture for a work memory of a signal processing means.

**CONSTITUTION:** A signal outputted from a CCD 101 is subject to pre-processing by a processing section 102, converted into a digital signal by an A/D converter 103 and stored in a memory block section 105. A CPU 107 reads a picture element size of a CCD picture and filter arrangement from information set to an internal register in a timing generator 106 to calculate a memory quantity to store the CCD picture and a work memory quantity to process the CCD 101. When the built-in memory quantity does not reach the memory quantity processed by the CPU, warning of deficient memory is raised to urge the extension of the memory.



(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-131748

(43)公開日 平成7年(1995)5月19日

(51) Int.Cl.<sup>8</sup>

識別記号

庁内整理番号

FI

### 技術表示箇所

H04N 5/765

5/781

G O 6 T 1/60

7734-5C

H04N 5/ 781

510 E

G O 6 F 15/ 64

450 A

審査請求 未請求 請求項の数14 OL (全 12 頁) 最終頁に続く

(21)出願番号

特願平5-278520

(22)出願日

平成5年(1993)11月8日

(71)出願人 000001270

コニカ株式会社

東京都新宿区西新宿1丁目26番2号

(72)発明者 米田 忠明

東京都八王子市石川町2970番地コニカ株式  
会社内

(72)發明者 永石 勝也

東京都八王子市石川町2970番地コニカ株式  
会社内

(72)發明者 君塚 京田

東京都八王子市石川町2970番地コニカ株式  
会社内


[最終頁に続く](#)

(54)【発明の名称】 電子スチルビデオカメラ

(57)【要約】

【目的】 電子スチルビデオカメラ内の画像メモリやCPU作業メモリやバッファメモリを多目的な用途の1メモリとし、その使い方を入力CCDの画像サイズや、出力メモリの転送速度、内蔵メモリ全体の容量等システム構成に応じてCPUが選択的に各メモリ割当量を設定する事により、そのシステムに最適なメモリの使い方が可能な電子スチルビデオカメラを提供する。

【構成】 撮影すべき画像の1画面以上のメモリ容量であり、且つ同一なメモリによって構成されるメモリ部105と、A/D変換されたCCDデータを前記メモリ部105に転送する画像データ転送手段と、前記A/D変換された映像データの撮像系の情報を検知し、この撮像系の情報によって前記メモリ部内の領域設定を行うメモリ領域設定手段と、前記画像に施すべき信号処理を実行する信号処理手段と、により構成される。



## 【特許請求の範囲】

【請求項1】 撮像素子によって撮像された映像信号をA/D変換し、記録媒体に前記A/D変換された映像データの記録を行う電子スチルビデオカメラに於いて、前記撮像素子によって撮影すべき画像の1画面以上のメモリ容量であり且つ同一なメモリによって構成されるメモリ部と、前記A/D変換された映像データを前記メモリ部に転送する画像データ転送手段と、前記A/D変換された映像データの映像系の情報を検知し、この撮像系の情報によって前記メモリ部内の領域設定を行うメモリ領域設定手段と、前記撮像系の情報によって決定される画像に施すべき信号処理を実行する信号処理手段と、を具備し、前記信号処理手段の作業メモリの一部若しくは全部に前記メモリ部を使用する事を特徴とする電子スチルビデオカメラ。

【請求項2】 前記メモリ部を構成するメモリとして、DRAM、SRAMまたはマルチポートRAMを使用する事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項3】 前記メモリ領域設定手段と前記信号処理手段とは一体であり、ソフトウェア制御によるCPUを使用する事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項4】 前記メモリ領域設定手段が検知する撮像系の情報とは、画像サイズと撮像素子の色フィルターの構成である事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項5】 前記信号処理手段の作業メモリは、前記CPUのスタック領域を含む事を特徴とする請求項3の電子スチルビデオカメラ。

【請求項6】 前記信号処理手段によって処理された結果によって前記メモリ部内のA/D変換されたデータが書き換えられる事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項7】 前記信号処理手段の行う処理内容が撮像素子のライン信号処理を含む事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項8】 前記信号処理手段の行う処理内容が高エネルギー符号化処理を含む事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項9】 前記メモリ部は外部より増設可能である事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項10】 前記撮像系の情報はカメラ本体に着脱可能でありカメラ本体とは別の撮像系ユニットの中に保持されている事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項11】 単写時と連写時とで前記メモリ部内の領域設定が変わる事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項12】 画像撮影時とフレーム画像撮影時とで前記メモリ部内の領域設定が変わる事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項13】 外部記録媒体の読み込み或いは書き込み速度で前記メモリ部内の領域設定が変わる事を特徴とする請求項1の電子スチルビデオカメラ。

【請求項14】 前記メモリ部内の総メモリ量が処理内容に対して不足するとき警告を発する事を特徴とする請求項1の電子スチルビデオカメラ。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】CCDで撮像した静止画像信号をA/D変換してデジタル映像信号とし、ICメモリカードなどの外部記録媒体に記録を行う電子スチルビデオカメラに関し、更に詳しくは、CPU等のソフトウェア処理によってカメラ内の信号処理を行うデジタル電子スチルビデオカメラに関するものである。

## 【0002】

【従来の技術】従来の銀塩フィルム式カメラに変わり、CCD等の電子撮像素子を使用して被写体映像を電気的な映像信号に変換したアナログ画像信号を、ビデオフロッピー等のような記録媒体に記録する電子スチルカメラが開発された。その後、アナログ信号では記録後の画像劣化が著しい点やコンピュータなどの他の画像システムへの流用が利き難い点から、撮像素子からのアナログ映像信号を一旦A/D変換してデジタル信号とし、このデジタル信号をメモリカードの様な外部のデジタル記録媒体にするデジタルスチルビデオカメラ（以下、DSCと省略する）が開発され一部市場に投入されている。

【0003】これら従来のDSCの構成例を図11のブロック図に示す。CCD201からの映像信号をCDS、AGC処理を経て、RGB信号や輝度、色差信号を作る信号処理等の前段処理をプリプロセス部202で施した後、A/D変換部203でA/D変換をしてデジタル映像データを一旦フレームメモリなどの画像専用バッファメモリ部204に貯える。その後、例えばJPEG（Joint Photographic Experts Group）方式で代表される画像圧縮処理部205で圧縮処理を施した後ICメモリカード206に記録する。

【0004】また、これらのシーケンスを制御するため別途にシステム制御部210を持ちCPU、プログラムメモリ（通常ROM）、作業メモリ（通常RAM）、及びパラレルI/Oで構成される。また、このシステム制御部210は、CPU、ROM、RAMやI/O一体のワンチップマイコンで構成される事もある。このような従来技術の好例として特開昭63-122392号公報がある。この明細書（1）では水平方向のCCD色フィルターの配列が1ライン置きにCCDのカラー画像信号を1フレーム分の内蔵バッファに蓄積して、着脱可能なメモリパック

に圧縮処理後記録する事の特徴とするDSCが書かれているものである。この中で、システム制御部210とは別にA/D変換された画像データを蓄積するバッファメモリが用意され、画像データの取り込み終了を検出した後、この画像データ蓄積用バッファメモリより画像データは読みだされて画像符号化器によって高能率符号化されてメモリバックに記録されている。

【0005】このように、電子スチルビデオカメラは専用の画像メモリ部を持ち、その他に制御CPU用の作業メモリや、或いは圧縮伸長データの一時記憶用メモリを別に持っていた。ここで、画像用専用メモリには、例えばNTSC用フィールドメモリ等特定用途向けサイズの物を使うか、或いは汎用のSRAM, DRAMを使用する事が一般的である。ところが、NTSC等の特定用途向けサイズのものを使用する場合、それとは画素数の異なるCCD画像を取り扱うには向いておらず、また一般的に高価でもあるため汎用のDRAM, SRAMを使用する場合も多い。汎用のDRAM, SRAMを使用する場合には、通常、256Kバイト、1Mバイト、4Mバイト等の様にメモリ容量の設定が4倍おきで行われており、更にDRAMの場合には、ロウ・アドレスの設定とコラム・アドレスの設定が、 $256 \times 256$ 、 $512 \times 512$ 、または $1024 \times 1024$ 等の様に2のn乗の形式で設定されている。これに対して画像のサイズはNTSCでは4fscのサンプリングクロックを使用する場合 $768 \times 488$ 等のように必ずしも2のn乗の形式にはならず、前述のような汎用メモリを使用した場合図12の画像メモリに示すようにa)、b)の斜視部に依って示される未使用のメモリ領域を専用の画像メモリ部に持つ事になる。ここでa)では各ラインデータを連続的に記録してゆく例を、またb)では画像メモリが余る事を前提に各ライン毎に夫々新しいローアドレスを与えるものである。

【0006】ところが、画像メモリ部の全体サイズが大きいだけにこの画像メモリ上の非使用領域部は大きく、例えば前述のNTSCの画像をA/D変換によって8ビットのデータにして記録する際、 $1024 \times 1024 \times 4$ ビット(4Mバイト)の複数個DRAMにて構成される画像メモリ部を用いると、1コンポーネント当たり( $1024 - 768$ )  $\times$  ( $1024 - 488$ ) = 137,216バイト、RGBなどの3コンポーネントとすると約400Kバイトもの汎用メモリを無駄にしている事になる。このメモリ量はCPUの作業領域及びプログラムメモリとして十分な物であるにもかかわらず、画像専用メモリ部としているためCPUからの利用はできなかった。

【0007】一方、近年のCPUの性能向上には目覚ましいのがあり、本発明の出願現在でも組み込み型RISCチップで10~40MIPSもの性能を比較的安価な価格で達成するものがある。このような状況の中、従来であればハードウェア構成でなくては十分な演算が得られなかった処理に関しても、これら処理能力の高いCPUを

使用する事で満足の行く時間内で処理できるようになった。従って、画像データ用のメモリ制御部を従来のように例えばカラープロセスや圧縮伸長処理等のハードウェア制御による専用なものとする必要も無くなって来ている。

#### 【0008】

【発明が解決しようとする課題】本発明は従来の欠点に鑑み、上記のような専用の高価なメモリを使う事もなく、また必要以上のメモリ量をバッファメモリ部に割り当てる事で非使用領域を発生させることなく、そのシステム構成に最適なバッファメモリ量を設定するようにした電子スチルビデオカメラの提供を目的としたものである。

#### 【0009】

【課題を解決するための手段】上記目的は、撮像素子によって撮像された映像信号をA/D変換し、記録媒体に前記A/D変換された映像データの記録を行う電子スチルビデオカメラに於いて、前記撮像素子によって撮影すべき画像の1画面以上のメモリ容量であり且つ同一なメモリによって構成されるメモリ部と、前記A/D変換された映像データを前記メモリ部に転送する画像データ転送手段と、前記A/D変換された映像データの映像系の情報を検知し、この撮像系の情報によって前記メモリ部内の領域設定を行うメモリ領域設定手段と、前記撮像系の情報によって決定される画像に施すべき信号処理を実行する信号処理手段と、を具備し、前記信号処理手段の作業メモリの一部若しくは全部に前記メモリ部を使用する事の特徴とする電子スチルビデオカメラにより達成される。

【0010】その実態態様として、(a)前記メモリ部を構成するメモリとして、DRAM, SRAMまたはマルチポートRAMを使用する、(b)メモリ領域設定手段と前記信号処理手段とは一体であり、ソフトウェア制御によるCPUを使用する、(c)メモリ領域設定手段が検知する撮像系の情報とは、画像サイズと撮像素子の色フィルター構成である、(d)前記信号処理手段の作業メモリは、前記CPUのスタック領域を含む、(e)前記信号処理手段によって処理された結果によって前記メモリ部内のA/D変換された映像データが書き換えられる、(f)信号処理手段の行う処理内容が撮像素子のライン信号処理を含む、(g)信号処理手段の行う処理内容が高能率符号化処理を含む、(h)メモリ部は外部より増設可能である、(i)撮像系の情報はカメラ本体に着脱可能でありカメラ本体とは別の撮像系ユニットの中に保持されている、(j)単写時と連写時とで前記メモリ部内の領域設定が変わる、(k)フィールド/画像撮影時とフレーム画像撮影時とで前記メモリ部内の領域設定が変わる、(l)外部記録媒体の読み込み域は書き込み速度で前記メモリ部内の領域設定が変わる、(m)メモリ部内のメモリ量が処理内容に対して不足するとき

警告を発する、ことが好ましい実施態様である。

【0011】

【作用】本発明は前記の課題を解決するに当たり、デジタルスチルビデオの画像メモリやCPU作業メモリやバッファメモリを多目的な用途の1メモリとし、その使い方を入力CCD出力の画像サイズや、出力メモリの転送速度、内蔵メモリ全体の容量等システム構成に応じてCPUが選択的に各メモリ割当量を設定する事により解決する。

【0012】本発明は解決の手段として、A/D変換部のCCDデジタルデータ転送手段により画像転送が可能である撮影すべき画像の1画面以上の同一なメモリによって構成されるメモリ部を具備し、前記メモリは画像に処理すべき画像処理手段からの読みだし、書き込みが可能であると共に、システム制御手段の作業領域としても使用可能であり、前記夫々の領域設定が可変なデジタルスチルビデオカメラである。

【0013】本発明は従来技術とは次のように相違している。

【0014】前述の明細書(1)との差異は、前述の説明のようにCPU等のシステム制御手段がその作業領域として使えるという記載はなく、更には本発明は圧縮やCCD信号処理のための専用ハードウェアを持たない点にも構成上の特徴を見つける事が出来る。

【0015】また、その他の公知例として特開昭60-203091号公報がある。この明細書(2)に記載されているものは、内視鏡の画像処理装置である。この中で、前記画像処理装置のメモリ部は階調方向の複数のメモリプレーンによって構成され、各色の必要情報量に従ってメモリプレーンを振り分けると記載されている。しかしながら、この明細書に於いても同様にCPU等のシステム制御手段がその作業領域として使えるという記載はなく、更には本発明の主たる特徴とするところは、階調方向のメモリプレーン枚数の振り分けでなく、内蔵されるメモリ総量でのバイト或いはワードの割当量の設定である。

【0016】以上の従来技術以外にも、汎用パーソナルコンピュータ(PC)の例も挙げられ得る。例えばビデオキャプチャボードによって取り込んだ画像データをPC本体のCPUによって画像圧縮しハードディスクに記録する場合やディスプレイメモリなどがこれにあたる。ビデオキャプチャボードの好例として、CQ出版社版「トランジスタ技術」1989年8月号の481ページから490ページに記載されている「PC9801用カラー画像入力ボードの制作」があげられる。この文献は、ビデオ信号をRGB信号に分解してそれをPCに入力する事でPCがこのデータを扱えるボードを提供している。この例でも明らかなように、ビデオキャプチャボードの中に専用SRAMを用意してその中に画像データを貯えた後PCの中に取り込む構成を取っている。PCのメモリマップ上にマウントされたビデオRAMに画像データを

転送してディスプレイ表示するディスプレイメモリの例もあるが、DRAMで構成される周囲のメモリとはハードウェア的に同一の物では無い点、及びハードウェアであるビデオディスプレイボード上にメモリが配置されているため、これをPCのメモリ空間にマウントした状態で表示すべき画像データを設定された領域以外に転送して所望の動作を得る事は出来ないことから、これもディスプレイ用の専用メモリであるといえ、本発明とはその目的や内容を異にする。

【0017】

【実施例】本発明の構成の一実施例として図1に示すブロック回路図を用い、これに基付き、デジタルスチルカメラが被写体映像をメモリカードなどの記録媒体に記録するまでの信号の流れについて説明する。

【0018】光学レンズを通った映像情報はCCD101により電気信号に変換される。CCD101から出力される信号はまずCDS、AGC等のプリプロセス処理102が施された後に、A/D変換器103によりデジタル信号に変換される。デジタル化されたCCD信号はメモリ制御部104の生成するタイミング信号によってメモリブロック部105に記録される。

【0019】ここでは、DRAMモジュールをメモリブロックの基本構成要素とした場合のメモリ取り込みタイミングを説明する。図2はCCD画像のメモリ取り込みタイミングの全体を、図3にはそのメモリ取り込みタイミングの詳細動作を示す。図1に示されるタイミング発生器106から撮像部に応じたblank信号とフィールドインデクス信号がCPU107のイネーブル信号によって図2に示される如く発生しメモリ制御部104に入力される。

【0020】ここで、フィールドインデクス信号はメモリアドレスのエンコードのためにつかわれる。メモリまたはCPU107は予めタイミング発生器106の内部レジスタを介して、この撮像部の画像サイズやCCDフィルタ配列などの情報を得ておく。撮影者のリリース操作によってCPU107がこのタイミング発生器106に撮影命令を出力すると、タイミング発生部106はフレーム信号に同期した書き込みフレーム信号を図2に示される如くメモリ制御部104に対して発する。メモリ制御部104では、書き込みフレーム信号とblank信号とからCPU107に対する転送リクエスト信号をメモリ制御部104内部で作成し、メモリリフレッシュ信号と組み合わせてバスホールド信号を作成しCPU107に対して出力する。CPU107はこのバスホールドを受け取ると処理中のメモリアクセス(メモリリクエスト)を終了した後、CPUバスを開放しバスホールドアクノレッジ信号をメモリ制御部104に出力する。この信号の受け渡しについては図3に示す。この図では、CPU107のメモリアクセス中にバスホールドリクエストがかかったときの物を示している。CPUのメモリリクエスト中にバスホールドリクエスト

が発生すると、現在のメモリリクエスト処理を終了後バスホールド信号を受け付けバスホールドアクノレッジを出力するが、ここでは一定の時間以内にCPU107が必ずバスを開放するので使用していない。

【0021】バスホールドリクエスト信号を発生後、メモリ制御部104は画像データの発生タイミングに合わせてDRAMのRAS、CAS信号を発生する。それと同時に、図1の画像バス1/Fに対して図示はされていない画像データのイネーブル信号を発生する。画像バス1/Fはこの信号を受け取ると8ビットのA/D変換されたCCD信号データを16ビット化し所定のクロック数遅延させる事でCASタイミングと同期させてCPUバスに掃き出す。ここで16ビットにするのはCPUのバス能力に合わせるためとDRAMのみかけ上の動作速度を稼ぐためである。図3に示すごとく、画像データのメモリ書き込みには高速ページ転送を使用して行うが、各ページの切替点即ちローアドレスの変化点ではローアドレスを再度設定しなおす。

$$Y_n = (Mg + Cy) + (G + Ye) \approx 2R + 3G + 2B$$

$$Y_{n+1} = (G + Cy) + (Mg + Ye) \approx 2R + 3G + 2B$$

また色差信号は、次の式により得られる。

【0026】

$$C_n = (Mg + Cy) - (G + Ye) \approx 2R - G \approx B - Y$$

$$C_{n+1} = (G + Cy) - (Mg + Ye) \approx 2R + G \approx -(B - Y)$$

このようにしてNTSC規格の色差信号の分光特性に近い信号が線順次で得られる。しかしこのままでは色再現が良くないため実際には図5のプロセス信号処理回路が示すように、このY、R-Y、B-Y信号を一度RGB信号に分離、ホワイトバランス調整、γ処理を施してから再度Y、(R-Y)、(B-Y)各信号を作り出している。RGBからY、R-Y、B-Yを作るには以下の式を利用する。

【0027】

$$Y = 0.30R + 0.59G + 0.11B$$

$$R - Y = 0.70R - 0.59G - 0.11B$$

$$B - Y = -0.30R + -0.59G + 0.89B$$

図5中で、CCD101の出力から直接作られたY(YH)とRGB信号から作られたY(YL)を足し合わせているが、これは高周波成分を多く含んだYHと色成分の比率が正しいYLとを足し合わせることによって、色再現が良く解像度の高いY信号を得られるためである。これらの信号はここで一時バッファメモリに蓄えられる。次にこうして得られた各信号をメモリカードなどの記録媒体に記録するため圧縮符号化する。図6にJPEG方式で知られるDCTを使った圧縮符号化のブロック図を示す。バッファメモリから8×8画素のブロックに切り出した画像データにDCT演算を施し、変換した係数値を量子化テーブルを使って整数値に量子化する。最後にハフマン符号化がなされて、再びバッファメモリに記録される。圧縮符号は8×8画素のブロック毎に行われるが、もちろん1画面分のY、R-Y、B-Y各信号

【0022】その後、一連のCCD信号ラインデータ転送が終了するとメモリ制御部104はバスホールドリクエスト信号を戻し、これを受けてCPU107はホールドアクノレッジ信号を戻す。以降、CPU107はCPUバスの使用権を自分で得る。

【0023】この様にしてメモリブロック部105に得られたCCD信号はCPU107に取り込まれ、ソフトウェアによるCCD信号処理が施される。CPU内では適切な信号処理を行ってRGB信号や輝度/色差信号を作り出す訳であるが、信号処理の方式はCCD101上の色フィルタによって異なる。ここでは一般的に用いられている図4に示すような補色市松フィルタの例を挙げて説明する。

【0024】補色フィルタの場合、フィールド毎に次のような演算でNTSC規格の分光特性に近い輝度信号を得ることが出来る。

【0025】

に対して行われる。最後にバッファメモリに記録されていたデータがメモリカード等の記録媒体に記録され、撮影のシーケンスが終了する。

【0028】また、図7にメモリリフレッシュリクエスト時の動作を示す。メモリリフレッシュリクエスト信号は、メモリ制御部内のここでは記載していないリフレッシュタイマーの設定によって内部的に発生する。リフレッシュリクエストは他のメモリリクエストとの信号調停を計ってその要求順位にしたがって発生する。図7ではCPUメモリリクエストの最中にメモリリフレッシュリクエストが発生し、それに応じたバスホールドリクエストが発生した場合を示している。CPU107は、CPUのメモリリクエスト中にバスホールドリクエストが発生すると、現在のメモリリクエスト処理を終了後バスホールド信号を付けバスホールドアクノレッジを出力する。メモリ制御部104は、このバスホールドアクノレッジ信号を受け取るとリフレッシュサイクルに入り、CASビフォアRASによるリフレッシュ動作を発生させた後バスホールドリクエストを戻す。その後、CPUはバスホールドアクノレッジ信号を戻し、バス使用権を得る。以上がデジタルスチルカメラ内で被写体が記録媒体に記録されるまでの大まかな画像信号の流れである。

【0029】次に、これらの動作を進めるにあたってのカメラ用バッファメモリの使用例を図8に示す。初期状態では、CPUの仮のスタックポインタベースと作業領域が決まっているだけであり、各種の必要メモリ量に応じてメモリのアドレスポイントを設定しなおす。まず、

最初にCPUは内蔵メモリ の設置量を計測する。設置量の計測には増設単位毎の任意の点でOOHライト / リード及びFFHライト / リードをする事で判別するが、ここでは増設単位の先頭で行う。これによって、内蔵メモリ 量を検出した後、CPUは図1 のタイミング発生器106内の内部レジスタに設定されている情報からCCD画像の画素サイズやフィルタ配置を読み込み、CCD画像を記録するためのメモリ 量やCCDのプロセス演算をするための作業メモリ 量を算定する。また、同様にCPU107は図1 のICメモリ カードコントローラ108を介してICメモリ カード109の種類を調べて、圧縮後の圧縮コードバッファ量を算定する。例えば、SRAMカードでは比較的圧縮コードバッファ量を小さ目に設定し、フラッシュカードや或いは、ハードディスク、ニミディスク等の速度の遅いインターフェイスカードが入っている場合にはコードバッファの設定量を大きくする。同時に、カメラ自体の設定も監視し、フィールド設定ならばCCD信号の取り込みメモリ 割り当て量をフレームの半部に、逆に転写モードであるならば連写枚数に応じたCCD信号の取り込みメモリ 割り当て量を設定する。ここで、内蔵メモリ 量がCPU処理のための必要メモリ 量に達していないときには、メモリ 不足の警告を発し、メモリ の増設を撮影者に促す。

【0030】図8では、説明のためフレームの単写モードで進める。上記のように、DSC内部で必要な各メモリ 量が判定した段階で、CPUは図1 のメモリ 制御部104に対して画像データのベースポイントと画像の縦横サイズを設定する。また、必要に応じて、スタック領域の移動をしてもよい。メモリ 制御部104はこの画像データのベースポイントとサイズに従って、前述の如くCCD信号データを取り込む。CCD信号のデータを取り込んだ状態が図8(b)である。ここでは、説明のため画像取り込みのベースポイントを先頭にしてあるが、先にも述べた通り任意の場所に設定可能である。

【0031】この後、前記の様なCCD信号処理をCPU107は行い、例えば補色CCDの画素データからY、(B-Y)、(R-Y)等のコンポーネントデータを作る。この状態を示したものが図8(c)の状態であり、CCDのデータからY、(B-Y)、(R-Y)のデータを作成した後で、破壊的にCCD画像の上にYデータを上書きしていつている。この後、圧縮信号処理をするがその状態を示したものが図8(d)の状態である。ここで、原画像データ保存のため圧縮コードバッファは別に設定されているが、メモリ が少ない場合や原画を保存する必要が無い場合はこれを保存する必要はなく、圧縮コードを各コンポーネント処理後の領域に上書きしていつてもよい。

【0032】上記のようにして例えば512バイトや1024バイトのような一定量の圧縮コードが蓄積されたら、ICメモリ カードコントローラ108にCPUのDMA(ダ

イレクト・メモリ・アクセス) 転送機能等を使って、処理の合間に一定のブロックずつICメモリ カード109に転送する。

【0033】図9は、本発明のDSCの外観図である。増設メモリ モジュール121はDSC本体100のメモリ 増設部120に設置可能である。また、撮像ユニット131も着脱可能であり、例えば、NTSCが導入時の物であり、その他として、HDTV、PAL、VGA、SVGA等の物と交換可能である。また、図10にはDSC本体100に設けたカメラ表示部140の一例を示す。この例では、シャッター速度、絞り量、現在の撮影枚数等が示されている。また、MEMと書いてあるのは現在の内蔵メモリ 量を示しており、例えば導入初期は1Mバイトであるものが増設するごとの2, 3, . . . 等と表示されてゆく。また、MODEと書いてあるのは撮像ユニットの画像サイズであり、NはNTSC, SはSVGA, . . . 等を示す。

【0034】今回の発明の実施例として、DRAM構成によるものを例に取ったが、何もこれに限る事はない。例えば、SRAMやシリアルポート付きデュアルポートメモリでも構成されうる事は容易に類推、実施することが可能である。

【0035】

【発明の効果】この発明による効果としては、第一に内蔵メモリ 容量を低減する事ができ、低価格化、装置の小型化が可能となる。また、第二の利点として、メモリ の増設によって適応的に撮像系の画像サイズや処理を変更出来る事があげられる。即ち、電子スチルビデオカメラの導入時にはNTSCの撮像系にしか対応できない物であっても安価な価格で導入される利点があり、後日、用途に応じて例えばハイビジョンやSVGAサイズの撮像系にシステムを拡張出来る。また、外部記録媒体の速度と内蔵メモリ 量に応じて、例えば圧縮などの画像コードバッファ量を可変にする事によりCPUの無駄待ち時間が無く効率的に処理をする事が出来る。

【図面の簡単な説明】

【図1】本発明の構成の一実施例を示すブロック図である。

【図2】CCD画像のメモリ 取り込みタイミングの全体シーケンス図である。

【図3】メモリ 画像データの転送動作図である。

【図4】補色市松フィルタの配列例を示している。

【図5】プロセス信号処理を行うブロック回路図を示している。

【図6】圧縮符号化のブロック図である。

【図7】メモリリフレッシュリクエスト時の動作図である。

【図8】カメラ用バッファメモリ の使用例を示している。

【図9】本発明のDSCの外観図である。

【図10】カメラ表示部の一例を示している。

【図11】従来のDSCの構成例を示すブロック図である。


【図12】従来の画像メモリの使用例を示している。

【符号の説明】

100 DSC本体  
101 CCD  
102 プリプロセス  
103 A/D変換


104 メモリ制御部  
105 メモリ・ブロック  
106 タイミング発生器  
107 CPU  
108 メモリ・カードコントローラ  
109 ICメモリカード  
121 増設メモリ  
131 撮像系ユニット  
140 カメラ表示部

【図2】




【図10】

140表示例



【図3】







The diagram illustrates the internal components of a video processing system, divided into three main functional areas by dashed lines:

- 撮像部 (Imaging Section):** Located on the left, it includes the **光学系 (Optical System)** (101) which feeds into a **C C D** (102). The output of the C C D is processed by a **プロセス (Process)** block (103).
- 処理本体部 (Processing Main Body):** This central section contains the **タイミング発生器 (Timing Generator)** (104), which provides synchronization signals to the C C D (102), the **A/D変換 (A/D Conversion)** block (105), and the **メモリ制御部 (Memory Control Unit)** (106). The **A/D変換** block (105) outputs to the **画像バスI/F (Image Bus I/F)** (107). The **メモリ制御部** (106) manages the **DRAMメモリブロック (DRAM Memory Block)** (108), which is divided into **メモリブロック (Memory Block)** and **増設メモリ (Expansion Memory)**. The **メモリ制御部** also interfaces with the **プログラムROM (Program ROM)** and the **メモリカードコントローラ (Memory Card Controller)** (109).
- 外部接続部 (External Connection Section):** On the right, it includes the **ICメモリカード (IC Memory Card)** (110) connected to the **メモリカードコントローラ** (109).


Additional components include the **CPU** (111) which coordinates the system, and the **I/Oアコード (I/O Codec)** (112) which handles external data flow. The **画像バスI/F** (107) and **メモリカードコントローラ** (109) are connected to the **CPU** via a **CPUバス (CPU Bus)**.

【図4】




【図5】


【図6】




【図12】




【図7】




(b)




【図8】



【図9】



【図11】



フロント ページの続き

|                          |      |        |    |        |
|--------------------------|------|--------|----|--------|
| (51)Int.Cl. <sup>6</sup> | 識別記号 | 庁内整理番号 | FI | 技術表示箇所 |
| H04N 5/225               | Z    |        |    |        |

(72)発明者 河津 恵一  
東京都八王子市石川町2970番地コニカ株式  
会社内